AI时代算力与带宽全面跃升 Anritsu Tech Forum带来高速界面量测新解方
- 孙昌华／台北
-
生成式AI与大型语言模型的快速发展，带动全球算力与带宽需求持续飙升，也为产业带来日益严竣的技术挑战。为此，全球量测解决方案供应商Anritsu（安立知）特于日前举办年度盛会「Anritsu Tech Forum 2025：驱动AI时代的高速与无线技术」，以高速互连、新兴无线通讯为两大核心主轴，深入剖析在人工智能技术的驱动下，高速数据传输、服务器互连与次时代6G通讯技术所面临的技术课题与发展趋势。
其中，「数码联盟高速界面峰会——驱动AI运算的高速互连变革」论坛更是当日全场焦点，该论坛邀请全球高速传输、生态链与量测专家齐聚一堂，解构AI运算环境中的高速互连挑战，及分享从芯片、封装到系统整合的量测经验，透过技术经验交流，协助工程师迎接T位元时代的高速互连挑战，加速推进AI计算架构的技术演进。
DSP、LPO与CPO三大光互连架构解析
在开场演讲「Optical Interconnecting in AI-GPU Link Scalability」中，合圣科技技术长张正阳博士（David Chang）指出，ChatGPT与Gemini等大型语言模型驱动流量与算力需求急遽攀升，传统铜缆架构已难以负荷高速、低延迟的互连要求，尤其在服务器柜内连接（Scale-up）的应用中，使用铜线可能会导致单一机柜电力消耗飙升至数百千瓦（KW）。
因此，业界正积极探索以光互连技术取代铜线，而可以整合电子元件与光学元件的矽光子，则是实现光互连（Optical Interconnect）目标的最佳路径，不仅能降低功耗，还可提升芯片运算时的传输速度，有效解决AI-GPU扩充性挑战。
目前，光互连技术主要分为可插拔光学模块（DSP）、线性驱动可插拔光学模块（LPO）及共同封装光学（CPO）三种类型。其中，CPO将光学引擎与芯片直接整合封装在一起，可以有效降低信号损耗与整体功耗，初步的测试数据也已证明，与DSP相比，CPO可以省下7倍的功耗，因此预期未来3至4年内将开始大规模应用，彻底改变AI运算架构，但它不会完全取代DSP和LPO，而是三种架构共存，共同满足不同场景下的高速连接需求。
矽光子量测需求激增：最大挑战在时间与精准度
紧接着登场的FormFactor美商福达电子资深应用工程师廖荣彦（Hawk Liao）则以「Test Vision of Wafer Level SiPh Measurement」为题，分享矽光子信号量测的挑战与解决方案。
矽光子应用正爆发式成长，然而，在晶圆上要量测光信号需进行更多的物理动作，导致量测时间大幅拉长，因此，如何缩减从量测到数据产出的时间、确保量测的高准确度及可重复性，目前最主要的挑战，也是业界最迫切需要的解决方案。
为此，福达电子推出Autonomous SiPh Measurement Assistant，涵盖整合、校准及验证等流程，并透过影像识别、光学工具持续监控FAU姿态偏移，确保晶圆级和芯片级矽光子量测结果的精确度与可重复性，根据实测数据，量测重复度可维持在0.3 dB以内。
在量产实务上，福达电子第一代系统就能进行HVM量测，但速度仍受限，而新时代Triton系统则针对HVM量测应用进行最佳化设计，例如：设置可整合各种光设备的Rack、导入主动式声学降噪技术，避免工厂环境的声音或震动影响量测结果等，为矽光子元件走矢量产打造最关键的测试能力。
高频量测需求爆发 Anritsu完整量测版图支持高速互连新时代
Anritsu安立知资深行销经理Navneet Kataria以「High Frequency Challenge on VNA – from PCB, Cable to Silicon Photonics Verify Beyond 110 GHz」为主轴，为现场听众解析在传统的印刷电路板、电缆到矽光子元件等应用场景中，使用矢量网络分析仪进行超过110 GHz的高频量测挑战。
AI时代的硬件瓶颈已从数据处理速度转向数据传输速度，透过光电整合提高传输速率已是必然趋势。为此，Anritsu持续完善量测版图，从产品研发到生产线应用，皆能支持超过110 GHz的高频量测，满足光电整合下的测试需求。
例如，矢量网络分析仪（VNA）不仅支持DAC/AEC/ACC大规模布线测试，亦支持高达145GHz及220GHz 的带宽。光电网络分析仪（ONA）可在110–220GHz下进行E/O、O/E、O/O量测。超便携频谱分析仪（Ultraportable Spectrum Analyzer）可以提供连续覆盖高达170GHz频率，是客户用来进行产在线 Go/No-Go测试的高性价比选择。
随着未来CPO、矽光子元件大规模落地，高频量测将是确保数据中心能否支撑AI能耗与算力爆发的核心技术，而Anritsu完整解决方案将能提供客户在高速互连时代所需的精确量测能力。
从晶圆、模块到系统：CPO量测需覆盖不同层级
来自Anritsu安立知日本总部的产品经理Furuya Takashi在「Forward to 1.6T CPO – The Challenge of 224G Signal Verify」深入探讨在迈向1.6T CPO时代时，业界如何应对224G超高速信号带来的物理限制和验证难题。
随着AI驱动数据中心爆炸性成长，共同封装光学元件（CPO）成为提高带宽、传输速率与降低功耗的核心解决方案。为解决CPO维护不易、灵活性受限以及供应链复杂化等多重挑战，尤其在224G高速信号量测上，任何微小的信号完整性问题都会被放大，仅1 mm的走线差异，就可能造成0.3 UI的眼图劣化，进而影响误码率，因此在进行量测时，必须涵盖从晶圆、晶粒（KGD）、模块到系统等不同层级。
而Anritsu展示多款量测设备可以协助客户克服高速信号量测挑战，包括MP1900A可支持PCIe Gen6、400GbE/800GbE等高速界面，而MP2110A BERTWave则专为10G至1.6T光学模块的生产检查所设计，整合4通道取样示波器和误码率分析仪（BERT），可以提高产线生产力与降低成本。
Furuya Takashi强调：「CPO将是AI时代数据中心的必然方向，而可靠的量测技术就是推动它落地的关键力量。」透过更精准、更自动化的测试工具，产业才能真正迈向高速互连的下一个时代。
CPX新架构登场：良率更高、维修更容易
Samtec美商深特资深经理简瑞良（Ray Chien）则带来全新的设计概念CPX，他在「High Speed Interconnect Performance in 224G CPC/CPO System」演讲中，探讨如何在AI、高效能运算等环境中，实现数据传输速率每秒224 Gbps PAM4的目标。
他指出，数据传输量的增加速度越来越快，已经从过去以年为单位，演变成几乎以月为单位的加速，驱动高速互连技术成为影响整体系统效能的核心关键。
对此，美商深特除了推出共封装铜互连解决方案（CPC），透过独家专利的TwinX Cable在同一个介质里抽出双导体，确认信号的稳定性，亦推出CPX解决方案，克服CPO导入的制程复杂性和插拔性挑战。
CPX的优势包括密度高、具备可插拔特性、可以在铜线（CPC）与光学（CPO）间自由切换等，相较于传统CPO架构，不只能提高良率也更容易维修。对美商深特而言，其目标不仅是提供高速互连产品，更希望推动CPX成为下一代MSA标准，让客户可以搭载不同厂牌的光学模块，提高使用弹性，加速迈向AI驱动下的新算力时代。
PCIe Gen6转向PAM4：高速进化带来新测试挑战
Tektronix太克科技技术经理黄芳川（Jacky Huang）聚焦「PCIe 6.0/7.0 TRx Electrical Compliance Test Challenges」主题，深度剖析如何从PCIe Gen5迁移到PCIe Gen6的解决方案。
与PCIe Gen5相比，PCIe Gen6最关键的变化在于，信号调变由NRZ转向使用PAM4，这不仅提高了数据传输量，也大幅增加了测试的复杂度。原因在于，NRZ信号只有1个大的眼图开口，PAM4信号则是3个独立且比较小的眼图开口、眼高仅约6 mV，容易受到杂讯影响，因此对量测仪器与带宽的要求更高。例如：需要结合噪音补偿技术、模拟或使用可调式CTLE和DFE参数、示波器带宽必须提升至50 GHz、128 GS/s等，才能满足PCIe Gen6的量测要求。
目前，PCIe 6.0基础规范已正式发布，PCIe 6.0 CEM规范虽然仍在收敛中，但Tektronix透过核心分析软件套件PAMJET、自动化测试软件框架TekExpress等工具，已能支持客户对PCIe Gen6的信号分析、验证和合规性测试需求，期望能协助客户加速产品开发，及早跨入高速连接新时代。
从设计到认证的一站式服务 加速迈向高速互连趋势
iST宜特科技技术经理陈凯平（David Chen）和张国豪（Howard Chang）联手带来「High-Speed Interconnects—Bridging a New Era Between Substrate and System」演讲，探讨在高速互连趋势下，基板与系统如何更紧密的运作。
David Chen表示，随着AI服务器架构日益复杂，半导体与系统端需要更紧密的连结与验证机制，从CPO共同封装光学元件的快速发展，到特斯拉推出的Dojo超级电脑，都显示出系统厂与半导体厂需要紧密合作，进行更深度的测试验证。
对此，宜特科技提供从前端设计到后端认证的服务，如：Flip Chip Substrate Turnkey Solution一站式服务，协助客户验证芯片设计、提高研发效率。而ATL（Advanced Test Lab）高速测试与产品开发服务，提供从SI/PI模拟、PCB特性量测与除错、PHY埠实体层一致性测试到产品测试的完整服务。
Howard Chang则介绍宜特科技在HDMI、USB、Thunderbolt与DisplayPort等界面的认证服务，并更新 USB PD、USB4、USB 3.2、USB Battery Charging等标准的最新发展，例如欧盟针对无线产品强制导入 USB Type-C 界面及 IEC 62680测试，协助客户因应全球法规与市场需求。
PAMx五大技术挑战 测试门槛全面提高
特励达科技Teledyne LeCroy技术经理林贤镒（Leon Lin）针对「Mastering PAM3/PAM4: The Future of High-Speed Testing」主题，分享脉冲振幅调变（PAMx）的测试挑战与解决方式。
PAMx主要优势在于，带宽效率更高、对通道频率的要求更低、更具有成本效益，及具备良好的扩充性，能够支持PCIe 6.0/7.0、USB4 v2，以及400G/800G以太网络等未来的行业标准。
然而，PAMx设计也伴随着五大技术挑战，第一、信号杂讯比（SNR）较低，对噪音或抖动更加敏感。第二、因为容易受到干扰，导致错误率容易增加。第三、需搭配多个不同层级的驱动器和接收器，大大增加设计复杂度。第四、需要更高端的等化技术，透过更强大的CTLE、DFE和FFE，维持信号完整性并克服通道损耗。第五、更小的眼图张开度，使得系统的一致性测试和抖动测量变得更加困难和复杂。
而特励达的WaveMaster 8000HD高带宽示波器，配备12位元高精度垂直分辨率芯片，可以将电压精准度提高数倍，显着降低仪器底层杂讯，且带宽至少25GHz、最高可达65GHz，有助于精确捕捉PAM3、PAM4等极高速信号。
AI驱动光电融合 PCIe 6.0和USB4 v2接收器测试面临新难题
在压轴场议程「HSB Compliance Rx Challenge on PAM4 - PCIe 6.0 and USB4v2 Rx」上，Anritsu安立知技术经理王榆淙（Arvin Wang）与现场来宾交流，如何克服PCIe 6.0与USB4v2界面的PAM4信号测试挑战。
他认为，AI正带动光学模块需求快速成长，光电融合技术将是未来AI芯片的主流，高速界面PCIe也已经从传统电子信号转向光学信号传输，预期2028年将走向芯片与芯片间的光互连、2032年则会实现封装内的光互连。
而PCIe目前最新版本PCIe 6.0在采用PAM4后，为设计与测试带来许多新的挑战，尤其眼图的高度与宽度明显缩小，使得接收器测试难度倍数增长。而USB4 v2因为采用PAM3信号调变技术，达到80Gbps的传输速率，相对大幅提升了测试复杂度。
为回应这些挑战，Anritsu推出MP1900A一站式误码率（BERT）测试平台，支持PCIe 6.0/7.0与USB4 v2 的完整接收器测试，更关键的是，为了确保BER量测的准确性，MP1900A内建回流路径最佳化（Return Path Optimization）机制，可以透过不同参数设定找到最佳回流路径，提升后续LEQ Loopback与BER测试成功率。此外，还具备LEQ自动调校、快速BER检测等机制，协助工程团队在高速界面演进的关键时刻掌握测试先机。
面对AI驱动下急遽攀升的带宽、功耗与高速界面挑战，Anritsu与高速生态链夥伴在本次论坛中揭示完整量测解决方案与最新验证思维，协助企业突破瓶颈，加速实现更高能效、更高速、更可靠的AI运算架构。
