Cadence携手工研院 打造3D-IC智能系统设计与验证服务平台

益华电脑（Cadence）日前宣布，与经济部产业技术司携手合作的「全流程智能系统设计实现自动化研发夥伴计划」缔造重大里程碑。此计划成功协助工研院建构「全流程3D-IC智能系统设计与验证服务平台」，推出3D异质堆叠芯片设计服务（3D-IC Turnkey Design Service）、异质整合封装验证流程与共乘服务 （Heterogeneous Integration Shuttle Service）、存储器-逻辑堆叠（Memory-on-Logic）AI芯片技术MOSAIC，并勇夺2024年全球百大科技研发奖。

根据Fortune Business Insights预估，生成式AI市场规模，将从2024年的670亿美元，成长到2032年的9,676亿美元，年均复合成长率高达39.6%。

为协助产业加速导入生成式AI应用， Cadence与工研院携手合作，设立「AI感知运算系统共创实验室」，提供全流程（芯片—封装—系统）设计与验证服务，已直接服务中小型企业与新创12家，大型企业7家，协助台湾产业参与AI的商机，例如工研院已与金融科技业者合作，利用AI技术，推出新金融服务。

经济部产业技术司司长郭肇中表示，本次经济部与Cadence的合作，成功协助工研院建立全流程3D-IC智能设计验证平台与AI感知运算系统共创实验室，为国内半导体产业注入了强劲的创新能量，带动AI产业应用落地。

AI技术已成为驱动未来产业发展的核心动力，透过与Cadence这样具备全球领先技术的夥伴合作，将能加速台湾在AI芯片设计领域的发展，提升整体产业的国际竞争力。

Cadence日前举办「全流程智能系统设计A+成果展暨GenIC生成式芯片设计圆桌论坛」，聚焦三大主题：全流程智能系统设计3D-IC Turnkey Service的设计／制造服务新商机、Cadence与工研院合作协助产业应用落地案例—AI智能金融解决方案与Agentic AI赋能芯片设计自动化—前瞻GenIC生成式芯片设计技术探讨。

特别邀请到经济部产业技术司司长郭肇中亲临现场，与Cadence资深副总裁暨数码与签核事业群总经理滕晋庆，就双方合作的丰硕成果与未来发展进行深入交流。

此外，活动更汇聚产学研各界领袖，包括群联电子CEO潘健成、工研院电光系统所所长张世杰、清华大学半导体学院副院长刘靖家教授、台湾大学电子工程学系所长江介宏教授，以及Cadence研发副总裁Don Chan等专家共同激荡GenIC技术的创新思维。

为满足未来高效能运算需求，3D-IC堆叠与小芯片异质整合已成为延续摩尔定律的关键策略。针对3D-IC设计与异质整合所面临的复杂挑战，Cadence与工研院携手合作的全流程3D-IC智能系统设计与验证服务平台，全面采用Cadence领先的3D-IC全流程技术，成功整合设计、分析与验证等核心环节，将为台湾半导体产业注入强劲的创新动能。

透过此平台，工研院已成功协助产业夥伴实现AI芯片的应用落地，充分展现其在加速产品开发和提升设计效率方面的卓越成效。

随着AI芯片与系统设计复杂度的大幅跃升，芯片设计流程正经历深刻的转型。从过去典型的脚本式芯片设计自动化，逐步进化导入AI智能辅助（Copilot）的设计自动化流程，未来更将迈向代理人AI（Agentic AI） 的发展趋势。

代理人AI以大型语言模型（LLM）为基础，并采用自然语言作为设计界面，能协助设计研发人员探索更大规模、更多元的芯片架构，同时优化功耗、效能、面积与时程，进一步提升芯片设计开发与生产效率。多年来，Cadence以其AI驱动平台引领EDA产业，协助客户在设计流程中导入生成式AI。

凭藉深厚的AI研发实力，并藉由本次合作平台为媒介，Cadence携手产官学研各界，共同探索新兴的GenIC生成式芯片设计自动化技术，期能为台湾乃至全球AI产业注入创新能量。

Cadence台湾益华总经理宋栢安表示，非常荣幸能与经济部及工研院携手合作，共同打造这个具备里程碑意义的3D-IC智能设计验证平台。这项成果不仅展现了Cadence在全流程智能系统设计上的领先地位，更证明了透过产官学研的紧密合作，能够有效推动技术创新与应用落地。

有了此平台的成功经验，Cadence将持续强化与台湾产官学研的合作夥伴关系，凭藉全流程设计的深厚实力，助力生成式芯片设计自动化的发展与应用，为台湾半导体产业注入创新动能、开创产业发展的新契机。