西门子与NVIDIA深化代理式AI合作 因应3D IC功耗与散热挑战

西门子与NVIDIA深化代理式AI合作，因应3D IC功耗与散热挑战。西门子

西门子宣布进一步扩大与NVIDIA合作开发的EDA代理式AI产品组合。继 DAC 2026发布具备自验证能力的代理式AI技术后，双方将此能力与NVIDIA加速运算相结合，因应先进封装领域的3D IC电气、电源、热分析及协同设计挑战。

新功能将西门子的电热分析产品整合为一套可自主运作的工程流程。透过西门子的设计空间探索与最佳化（DSE/DSO）技术，此工作流程可协助工程师利用达到签核等级精度的物理求解器，对数百种设计替代方案进行评估与验证。

基准测试显示，此方法可将工程工作量减少高达95%，使原本需要数周完成的工作缩短至数小时；多达7款工具的流程设定工作，可从数天缩短至低于5分钟，减少高达95%的工作流程设定时间；与传统手动流程相比，设计空间探索范围最高可扩大50倍。

西门子EDA IC事业部执行副总裁Ankur Gupta表示：「过去，进行电热协同设计通常需要由专家协调多款工具，人工针对有限的设计方案反覆进行迭代。透过将智能代理AI与西门子经过验证的物理场分析技术相结合，工程师可以评估的设计方案数量最高可达以往的50倍，进而更快、更有信心地做出决策，为下一代 AI基础架构开发提供有力支持。」

NVIDIA工业与运算工程副总裁暨总经理Tim Costa表示：「电力输送与散热正成为决定3D芯片设计能力边界的关键因素。藉助NVIDIA Agent Toolkit和Nemotron-3.5-Lightning，西门子的智能代理能够协调电气与热分析求解器，在工程工作量减少95%的同时，将设计空间探索涵盖范围扩大至多50倍。这些智能代理能够诊断电力输送、晶粒布局和封装材料等因素对设计结果的影响，协助工程师找出未达设计目标的根本原因，使电热分析真正融入芯片开发流程。」

AI工厂重新定义芯片需求

AI工厂对其内部芯片提出更高要求，包括更强大的运算能力、更高的存储器带宽和更好的散热效能，同时还需要将上述能力整合至愈来愈小的实体空间内。

该发展规模由NVIDIA Rubin GPU体现，其单颗GPU可提供高达50 petaflops的NVFP4推论效能，并搭载288GB HBM4，还可进一步扩展至NVIDIA Vera Rubin NVL72等更大规模的协同设计系统。随着运算与存储器进一步汇聚高度整合于封装中，功率密度不断上升，热量也更加集中。电热协同设计因此不能再只是设计后期的检查环节，而必须成为芯片设计初期就需要重点考量的核心要求。

挑战：人工作业流程日益复杂

要解决这些挑战，目前仍需要专业人员在多款工具工作流程间人工协调，在不同分析领域之间传递数据，并在电气、功耗、热与寄生参数萃取分析之间反覆进行迭代。

随着设计日益复杂，工程师也受到时间与运算资源的限制，往往只能评估有限数量的设计情境。这将提高到设计周期后期才发现关键瓶颈的风险，并可能拉长设计周期。

解决方案：智能代理3D IC工程工作流程

西门子为此导入一种新的工作模式。工程师只需设定设计目标，整合Intelligence Center X的Fuse EDA AI Agent即可自动调用并协调多款西门子工具。该代理式AI可执行耦合电热分析，找出未达成的设计目标，并进一步判断问题根源是否来自供电、布局、材料，或是上述因素的共同作用。

代理式AI随后利用分析结果引导设计空间探索、评估不同设计之间的权衡，并针对工程师设定的目标重新执行具潜力的配置。此一反覆迭代的流程，可协助团队评估更多设计方案，并在开发初期发现电源与热设计问题。

整套流程可自主调度西门子7款EDA工具，完成9个流程步骤，并在8至10小时的执行期间完成50至100个推理步骤。每一轮分析可涵盖200至500个以上的设计要点，并针对热传系数（Heat Transfer Coefficient；HTC）边界条件、功耗预算与材料堆叠组合等参数进行扫描与比较。

展示信息

西门子也将于NVIDIA GTC Berlin展示涵盖 EDA设计流程的更多代理式AI工作流程与功能，包括透过Catapult与Questa实现从设计规格到RTL签核、透过Tessent实现可测试性设计（DFT）、透过Aprisa和Calibre实现从RTL到GDS的工作流程，以及透过Solido和Calibre实现的定制化IC验证。

如欲进一步了解西门子的代理式EDA工作流程，欢迎造访官网。